24小時(shí)聯(lián)系電話:18217114652、13661815404
中文
技術(shù)專題
硬件仿真崛起的背后是什么？
硬件仿真崛起的背后是什么？
當(dāng)芯片設(shè)計(jì)人員和驗(yàn)證工程師向我詢問硬件仿真時(shí)，經(jīng)常會出現(xiàn)五個(gè)常見問題。所有這些都經(jīng)過深思熟慮，答案得到廣泛分享。
今天，仿真在設(shè)計(jì)驗(yàn)證工具箱中是強(qiáng)制性的。為什么？出于兩個(gè)不相關(guān)的原因：驗(yàn)證工具對性能和吞吐量的需求不斷增長，以及硬件仿真技術(shù)的顯著進(jìn)步。兩者的融合推動了硬件仿真在任何驗(yàn)證工具箱中的突出地位。
今天，SoC 設(shè)計(jì)由兩個(gè)飛速發(fā)展的領(lǐng)域組成：驚人的硬件復(fù)雜性和不斷升級的軟件內(nèi)容。只有硬件仿真可以處理驗(yàn)證兩者的集成并跨越其邊界跟蹤設(shè)計(jì)錯(cuò)誤的艱巨任務(wù)。
仿真的價(jià)值主張是什么？
無論我們喜歡與否，市場動態(tài)都在我們的生活中發(fā)揮著重要作用。他們可以創(chuàng)造財(cái)富，也可以毀滅財(cái)富。在競爭激烈的市場中錯(cuò)過新產(chǎn)品的市場窗口，風(fēng)險(xiǎn)自負(fù)——這可能會扼殺您的產(chǎn)品并摧毀公司。
在電子設(shè)計(jì)領(lǐng)域，錯(cuò)過市場窗口通常是由于硅片重新生產(chǎn)。更一般地說，這是由于路線圖規(guī)劃不周，人力和設(shè)計(jì)工具資源不足。
技術(shù)工藝節(jié)點(diǎn)越先進(jìn)，重新旋轉(zhuǎn)的成本就越高。無論重新旋轉(zhuǎn)的成本有多高，后期進(jìn)入市場的成本都要高得多。遲到三個(gè)月的產(chǎn)品會抹去總潛在收入的三分之一。
底線非常清楚：必須消除錯(cuò)過市場窗口的風(fēng)險(xiǎn)。硬件仿真是避免風(fēng)險(xiǎn)的最佳驗(yàn)證工具。憑借其徹底和快速的硬件/軟件驗(yàn)證功能，它可以消除重新設(shè)計(jì)，加快路線圖進(jìn)度，同時(shí)提高產(chǎn)品質(zhì)量。
從用戶的角度來看，HDL 仿真器和仿真器之間有什么區(qū)別？
不同之處在于設(shè)計(jì)規(guī)模和驗(yàn)證工作量的規(guī)模。只要被測設(shè)計(jì) (DUT) 的大小在 1 億門或更少的范圍內(nèi)，并且工作負(fù)載執(zhí)行時(shí)間不超過一天，HDL 模擬器就是硬件調(diào)試的首選。它們易于使用、設(shè)置迅速、編譯 DUT 的速度極快，并且可以靈活地調(diào)試硬件設(shè)計(jì)。而且，相當(dāng)重要的是，它們的購買成本很低。
所有這些都表明 HDL 仿真器是硬件設(shè)計(jì)周期早期 IP 和模塊級驗(yàn)證的理想選擇。
當(dāng)設(shè)計(jì)和工作負(fù)載規(guī)模超過這些限制并且需要進(jìn)行硬件/軟件測試時(shí)，HDL 仿真器就會變得無效，從而使硬件仿真成為唯一的選擇。
今天，硬件模擬器不受任何設(shè)計(jì)規(guī)模的影響，甚至是 AI/ML、5G 和汽車應(yīng)用中的數(shù)十億門。他們可以查明難以發(fā)現(xiàn)的硬件錯(cuò)誤，這些錯(cuò)誤可能需要數(shù)十億次驗(yàn)證周期才能發(fā)現(xiàn)，這是將嵌入式軟件與底層硬件集成所需的。它們支持多個(gè)并發(fā)用戶，并且可以從世界任何地方遠(yuǎn)程訪問。而且，相當(dāng)重要的是，盡管他們認(rèn)為收購成本很高，但他們的投資回報(bào)率卻非常低。
從用戶的角度來看，仿真器和 FPGA 原型之間有什么區(qū)別？
原則上，FPGA 原型與硬件仿真器共享相同的技術(shù)基礎(chǔ)。兩者都使用專用且可重新編程的硬件來加速驗(yàn)證周期。仿真器中的硬件通常從頭開始設(shè)計(jì)，并針對目標(biāo)設(shè)計(jì)驗(yàn)證進(jìn)行定制。在原型中，它基于一系列商業(yè) FPGA。
仔細(xì)觀察，原型會在快速簡便的設(shè)計(jì)設(shè)置和編譯以及強(qiáng)大的 DUT 調(diào)試之間進(jìn)行權(quán)衡，以顯著加快執(zhí)行速度。具體來說，在同一個(gè) DUT 上，原型的運(yùn)行速度可能比仿真器快 10 倍。
FPGA 原型是軟件驗(yàn)證的更好選擇，而仿真器非常適合系統(tǒng)級和硬件/軟件集成的硬件驗(yàn)證。
仿真器和 FPGA 原型能否集成到一個(gè)通用的驗(yàn)證/驗(yàn)證流程中？
確實(shí)。它們可以而且應(yīng)該被整合。
首先，它們應(yīng)該共享編譯前端，而后端則依賴于工具。好處是更容易和更快的 DUT 編譯。如果它為仿真而編譯，它可能會為原型而編譯。
其次，它們應(yīng)該共享相同的 DUT 數(shù)據(jù)庫，以允許在運(yùn)行時(shí)將執(zhí)行從一個(gè)卸載到另一個(gè)。例如，啟動操作系統(tǒng)和執(zhí)行軟件工作負(fù)載可以在原型中進(jìn)行，直到遇到錯(cuò)誤。然后將設(shè)計(jì)數(shù)據(jù)庫保存在原型中并將其恢復(fù)到仿真器中將顯著加快準(zhǔn)確的調(diào)試跟蹤。
通過添加基于混合仿真的虛擬原型平臺，可以進(jìn)一步實(shí)現(xiàn)集成路線圖。
通過緊密耦合一流的仿真器、虛擬原型和 FPGA 原型，驗(yàn)證團(tuán)隊(duì)可以實(shí)施最先進(jìn)且有效的“左移”策略。
今年早些時(shí)候，幾項(xiàng)公告吹捧下一代硬件輔助驗(yàn)證平臺，這些平臺將硬件仿真、虛擬模式下部署的原型設(shè)計(jì)與綜合軟件測試環(huán)境以及所有芯片設(shè)計(jì)驗(yàn)證流程中的所有基礎(chǔ)工具聯(lián)系起來。