24小時聯(lián)系電話:18217114652、13661815404
中文
技術(shù)專題
什么是原理圖捕捉？
什么是原理圖捕捉？
簡而言之，原理圖捕獲是將紙質(zhì)設(shè)計轉(zhuǎn)換為電路仿真或 PCB 設(shè)計包等軟件工具可以處理的電子表示的過程。
基本原則
電路圖基本上是部件列表以及這些部件連接之間的鏈接。這些可以是電子元件，從簡單的電阻器到復雜的集成電路芯片或 FPGA，也可以是機械元件，例如連接器、撥號盤或開關(guān)。
原理圖捕獲過程需要包括工作所需的電路設(shè)計中的所有內(nèi)容，包括與其環(huán)境的電氣連接。因此，對細節(jié)的關(guān)注至關(guān)重要；當事情沒有按預期工作時，電路設(shè)計中的任何遺漏都會導致令人頭疼的問題，并且可能會導致診斷和糾正措施的成本高昂。
原理圖捕獲過程的輸出一般采用網(wǎng)表的形式 可以導入到其他軟件工具中，例如仿真程序或 PCB 設(shè)計包。
經(jīng)驗法則
創(chuàng)建原理圖時，一些提示可以節(jié)省時間并防止出現(xiàn)問題。
信號流應(yīng)該總是從左到右，從輸入到輸出。同樣，電源應(yīng)該從上到下供電。這種約定確保任何人在查看原理圖時都會立即了解信號從哪里傳入和傳出，以及哪些線路承載信號，哪些線路承載電力。
所有標簽都應(yīng)遵循一致的命名約定，以幫助讀者理解和突出潛在問題。例如，標記為電源線但定位為信號線的連接將立即脫穎而出，從而節(jié)省在設(shè)計或制造過程中進一步解決問題的時間。
線不應(yīng)在可能的情況下交叉或匯合，以避免混淆線之間是否存在連接。使用通用符號進行電源連接可以減少線路數(shù)量并使原理圖更清晰。如果確實需要交叉線，請向讀者說明情況確實如此。如果行連接，則限制為最多三行。三個以上的酸橙同時相遇可能會被誤認為是越界。
如果原理圖太大以至于它覆蓋了多個頁面，請將組件分開，以便每個頁面都有完整的功能塊，而不是在頁面之間隨機放置這些塊。頁面之間的線條流動的連接應(yīng)該是可識別的。
不要忘記不屬于功能設(shè)計的組件：去耦電容器、線路濾波器、防雷裝置。設(shè)備在現(xiàn)實世界中運行所需的大量組件不是其基本功能的一部分。但是，忘記在原理圖捕獲中包含這些會使仿真結(jié)果無效，并且如果它們沒有包含在 PCB 布局設(shè)計中，則會導致嚴重的問題。
最后，如果原理圖的任何方面不清楚，請?zhí)砑诱f明。然后，當您從對電路的思考中抽身而出并且不記得當時所做的一些設(shè)計決定后，當您回顧原理圖時，您會感謝自己。
電路仿真
仿真工具可用于進行原理圖設(shè)計、模擬輸入和監(jiān)控理論輸出。這些工具允許設(shè)計人員在所有可能的輸入條件下測試電路設(shè)計，驗證電路按預期運行，并根據(jù)其實現(xiàn)的設(shè)備的總體要求驗證電路。
原理圖中包含的每個組件和輸入信號都需要定義其工作參數(shù)和性能特征。盡管標準組件的詳細信息通常在數(shù)據(jù)庫中可用，但定制或不尋常的組件可能需要定義和輸入此信息。請記住，模擬只會與其使用的數(shù)據(jù)一樣好。任何錯誤，無論多么小，都可能導致誤導或不具代表性的結(jié)果，這些結(jié)果只有在組裝設(shè)備運行時才會變得明顯。
要記住的重要一點是，仿真工具會告訴您電路在完美條件下會做什么。因此，除非添加到模型中，否則他們不會考慮真實世界的影響，例如由于阻抗或輻射噪聲的產(chǎn)生而導致的走線損耗。此外，它不會考慮接收到的輻射或傳導噪聲發(fā)射的干擾、信號線之間的串擾和其他間接影響。
優(yōu)秀的設(shè)計人員會調(diào)查他們的電路設(shè)計對這些因素的敏感性，并將這些因素作為約束輸入到 PCB 設(shè)計中，這些約束轉(zhuǎn)化為走線最小寬度和最大長度參數(shù)、走線間隔約束和屏蔽/屏蔽要求。
印刷電路板設(shè)計
各種工具將自動將原理圖設(shè)計轉(zhuǎn)換為 PCB 布局，優(yōu)化部件定位和走線，以最大限度地提高性能并滿足任何指定的約束條件。但是，在承諾制造電路板之前，請務(wù)必仔細檢查原理圖設(shè)計。大多數(shù)軟件包都包含可以發(fā)現(xiàn)錯誤的規(guī)則檢查，但這些不能替代人工審查。
去耦電容離元件太遠等簡單問題可能會逃避自動檢查，這就是需要保持警惕的原因。如果 PCB 不工作，任何錯誤，無論多么細微，都可能導致時間和金錢的浪費。通過鉆孔和在旁路跡線上添加布線來解決小問題對于一次性原型制作可能是令人滿意的，但對于大規(guī)模生產(chǎn)來說它們并不理想。
總之
回答“什么是示意圖捕獲？”的問題。這個過程允許設(shè)計人員模擬他們的電路以驗證他們的設(shè)計，然后以最少的努力創(chuàng)建最佳的 PCB 布局。但是，在流程的每個步驟中，設(shè)計人員都需要進行仔細檢查，以防止錯誤影響后續(xù)步驟。仿真工具和 PCB 設(shè)計包可以獲取原理圖，讓設(shè)計人員的工作更輕松。盡管如此，它們從來都不是完美的，設(shè)計師不應(yīng)該在沒有徹底審查的情況下依賴工具的輸出。