24小時(shí)聯(lián)系電話:18217114652、13661815404
中文
行業(yè)資訊
您應(yīng)該使用緊密還是松散的差分對(duì)間距和耦合？
您應(yīng)該使用緊密還是松散的差分對(duì)間距和耦合？
我們收到很多關(guān)于走線阻抗以及如何計(jì)算正確的走線尺寸以達(dá)到可制造PCB中特定阻抗的問題。與確定單端走線的適當(dāng)走線寬度同樣重要的是確定差分對(duì)中兩條走線之間的適當(dāng)間距。所以問題是，差分對(duì)中的走線彼此之間需要有多近，“緊密耦合”的需求真的有必要嗎？
該設(shè)計(jì)指南的有趣之處在于，它可能是唯一定義最差的PCB設(shè)計(jì)經(jīng)驗(yàn)法則。究竟什么是數(shù)字意義上的“松耦合”或“緊耦合”？如果你問10位不同的信號(hào)完整性專家，你會(huì)得到 20 個(gè)不同的答案！
在本文中，我們希望更接近真實(shí)地描述緊耦合與松耦合的差分對(duì)間距，以及差分對(duì)間距如何影響阻抗、差模噪聲、共模接收等因素噪聲和終止。正如我們將看到的，關(guān)注緊密耦合（無論它是什么意思）有其優(yōu)點(diǎn)，但它經(jīng)常被認(rèn)為是必要的，原因是錯(cuò)誤的。
差分對(duì)間距如何影響信號(hào)完整性
讓我們看看我上面提到的每個(gè)維度，看看差分對(duì)間距在哪里發(fā)揮作用，以及如何設(shè)置合適的值。
阻抗
差分對(duì)中受間距影響的主要參數(shù)是阻抗。差分對(duì)的阻抗取決于每條走線的自電容和自感，以及每條走線之間的互電容和互感。這意味著不同 l 對(duì)的典型阻抗公式需要分解為奇阻抗和差分阻抗，定義如下：
奇模和差模阻抗公式。
互感和電容的存在分別為兩對(duì)提供等效的總電感和電容。在上面的方程中，我們忽略了損耗（傳輸線阻抗方程中的 R 和 G），但沒關(guān)系，這里的重點(diǎn)是注意間距。
差分對(duì)中的兩條走線之間存在互感和電容。
將線對(duì)放置得越近，差分阻抗就越小，因?yàn)?span>L M和C M變大。當(dāng)間距趨于無窮大時(shí)，L M和C M都收斂到零。
換句話說，如果您的設(shè)計(jì)要達(dá)到差分阻抗目標(biāo)（例如在標(biāo)準(zhǔn)中指定或通過測(cè)量確定），那么您不能將兩對(duì)放在一起太近，否則您將不會(huì)違反阻抗目標(biāo)作為差分阻抗會(huì)太小。然而，較小的間距會(huì)使沿線路長(zhǎng)度的兩條走線之間的電場(chǎng)和磁場(chǎng)集中，從而增加損耗。
兩條走線之間的互感和互電容不容易計(jì)算，也沒有可以使用的簡(jiǎn)單封閉式公式。一些研究文章中有一些較長(zhǎng)的公式，但它們非常冗長(zhǎng)且笨拙。更好的選擇是使用帶有內(nèi)置計(jì)算器的疊加編輯器。這種類型的實(shí)用程序通常使用電磁場(chǎng)求解器來確定差分對(duì)的阻抗，而不是確定互電容和電感。
共模噪聲抑制
差分對(duì)有時(shí)被描述為不受串?dāng)_的影響，盡管并不總是說明這是來自單端信號(hào)還是差分信號(hào)。無論如何，事實(shí)是差分對(duì)不能免受來自差模噪聲源或共模噪聲源的串?dāng)_的影響。
以串?dāng)_形式產(chǎn)生的共模噪聲又如何呢？如果您正在查看在附近差分模式對(duì)中感應(yīng)出信號(hào)的單端干擾源走線，那么現(xiàn)實(shí)情況是，無論您將兩條走線在差分模式中的布線有多緊密，您都無法保證完全抑制共模噪聲。一對(duì)。然而，更緊密的耦合確實(shí)有幫助。
要了解原因，我們只需要看看來自單端攻擊者軌跡的場(chǎng)如何在空間中分布。因?yàn)閳?chǎng)隨著距離走線的距離而衰減，所以差分對(duì)中較近的走線比較遠(yuǎn)的走線接收到更多的噪聲。
干擾源跡線輻射的場(chǎng)隨著距離的增加而變?nèi)?，因此差分?duì)中的每條跡線接收到的噪聲可能不相等，并且無法被差分接收器完全消除。
在這里，我認(rèn)為最佳解決方案是將單端走線從差分對(duì)移得更遠(yuǎn)，而不是僅僅將差分對(duì)放在一起。如果這不是一個(gè)可行的解決方案，那么更小的間距將產(chǎn)生相同的效果，但沿差分對(duì)的損耗更高。
差模EMI
還有一個(gè)神話是差分對(duì)不發(fā)射EMI。這也是不真實(shí)的；如果這是真的，那么我們將無法測(cè)量差分串?dāng)_。然而，來自差分對(duì)的輻射EMI處于差模狀態(tài)，因此它的強(qiáng)度低于單端跡線或一組跡線發(fā)出的噪聲。這就是您可以在差分鏈路上運(yùn)行超高速串行數(shù)據(jù)而不會(huì)不斷失敗 EMC 測(cè)試的原因之一：與通過單條跡線發(fā)送數(shù)據(jù)相比，噪聲要小得多。
因?yàn)橹挥性陂L(zhǎng)差分對(duì)上路由串行數(shù)據(jù)時(shí)，差分EMI才是一個(gè)問題，所以您可能想將差分對(duì)靠得更近以抵消噪聲。我要再次聲明損失（插入損失）在這種情況下更為重要。在需要使用差分對(duì)的長(zhǎng)鏈路中，損耗將主導(dǎo)通道行為，因此最好選擇更大的間距。如果通道一開始就設(shè)計(jì)正確，那么即使數(shù)字比特流的上升時(shí)間非常快（低于10ps），您也不應(yīng)該遇到極端的輻射噪聲問題。
為什么要關(guān)注間距和長(zhǎng)度匹配？
在遙遠(yuǎn)的過去，在設(shè)計(jì)人員使用大量CAD工具和專業(yè)電子設(shè)計(jì)軟件之前，對(duì)差分對(duì)應(yīng)用長(zhǎng)度匹配和一致間距是一個(gè)耗時(shí)的過程。如今，PCB設(shè)計(jì)人員被CAD工具寵壞了，這些工具可以非常輕松地將長(zhǎng)度匹配部分應(yīng)用于差分對(duì)。與您的布線工具接口的設(shè)計(jì)規(guī)則也使得在差分對(duì)中的每條跡線之間應(yīng)用一致的間距變得非常容易，如果需要，包括非常緊密的間距。
盡管在傳統(tǒng)端接方法和差分阻抗目標(biāo)的范圍內(nèi)可能沒有必要，但我們看到了使用小間距的幾個(gè)原因：
降低差模噪聲發(fā)射和差分串?dāng)_
將噪聲作為真正的共模噪聲接收的可能性更高
對(duì)之間發(fā)射的差模噪聲更低
然而，與普遍的看法相反，端接不需要選擇盡可能小的間距，這會(huì)增加沿線對(duì)長(zhǎng)度的損耗。終止是一個(gè)很長(zhǎng)的討論。主要內(nèi)容是端接將差分對(duì)視為兩個(gè)單端信號(hào)，而不是某些差分阻抗。
當(dāng)您需要在設(shè)計(jì)中設(shè)置和維護(hù)差分對(duì)間距和特定阻抗目標(biāo)時(shí)，請(qǐng)使用Altium Designer ?中的全套PCB布線和仿真功能。集成布線工具為您提供完成物理布局所需的一切，同時(shí)保持幾何規(guī)則和阻抗目標(biāo)。